Sungwoo Log https://sungwoojang.vercel.app Sungwoo Jang의 반도체 연구, 회로 설계, 광소자, 이미지 센서, 데이터 자동화 기록을 모아둔 개인 블로그입니다. MOSFET 파라미터 추출을 역공학 문제로 보기 https://sungwoojang.vercel.app/posts/ai-reverse-engineering-mosfet-parameter-extraction/ https://sungwoojang.vercel.app/posts/ai-reverse-engineering-mosfet-parameter-extraction/ Sun, 01 Feb 2026 00:00:00 GMT 이론식과 실제 I-V 데이터 사이의 편차를 학습해 공정 변화에 강한 경험적 예측식을 만들기 위한 독립 연구 메모. MOSFET/TFT 특성 분석 도구를 만든 이유 https://sungwoojang.vercel.app/posts/interactive-mosfet-tft-characterization-tool/ https://sungwoojang.vercel.app/posts/interactive-mosfet-tft-characterization-tool/ Sat, 15 Nov 2025 00:00:00 GMT Vth, mobility, SS, DIBL을 반복 계산하는 과정을 Python과 Streamlit 기반 인터랙티브 도구로 자동화한 프로젝트 기록. Binary-to-Hexadecimal Converter AFSM 구현 메모 https://sungwoojang.vercel.app/posts/binary-to-hexadecimal-converter-afsm/ https://sungwoojang.vercel.app/posts/binary-to-hexadecimal-converter-afsm/ Fri, 20 Dec 2024 00:00:00 GMT 18-state converter에서 additional-state memory를 사용해 bit circulation과 output logic fan-in을 줄인 설계 기록. 4x4 CMOS Image Sensor와 4-bit ADC/SRAM readout https://sungwoojang.vercel.app/posts/cmos-image-sensor-integrated-adc-sram/ https://sungwoojang.vercel.app/posts/cmos-image-sensor-integrated-adc-sram/ Sat, 30 Nov 2024 00:00:00 GMT 110nm CMOS 기반 4x4 active-matrix pixel array와 CDS, 4-bit ADC, on-chip SRAM readout chain을 통합한 프로젝트 기록. Basys3에서 gate-level FSM을 검증하며 배운 것 https://sungwoojang.vercel.app/posts/basys3-gate-level-fsm-controller/ https://sungwoojang.vercel.app/posts/basys3-gate-level-fsm-controller/ Thu, 20 Jun 2024 00:00:00 GMT 8-state binary-coded FSM을 primitive gate, D/JK flip-flop, debounce clocking으로 구현하고 50MHz timing을 확인한 기록.