2024년 12월 20일회로설계1분 Binary-to-Hexadecimal Converter AFSM 구현 메모 18-state converter에서 additional-state memory를 사용해 bit circulation과 output logic fan-in을 줄인 설계 기록. AFSMCadencePowerLayout
2024년 6월 20일회로설계1분 Basys3에서 gate-level FSM을 검증하며 배운 것 8-state binary-coded FSM을 primitive gate, D/JK flip-flop, debounce clocking으로 구현하고 50MHz timing을 확인한 기록. Basys3FSMVerilogVivado