MOSFET 파라미터 추출을 역공학 문제로 보기
이론식과 실제 I-V 데이터 사이의 편차를 학습해 공정 변화에 강한 경험적 예측식을 만들기 위한 독립 연구 메모.
Recent Notes
프로젝트를 CV처럼 나열하지 않고, 설계 과정과 배운 점을 계속 읽을 수 있는 글로 남깁니다.
이론식과 실제 I-V 데이터 사이의 편차를 학습해 공정 변화에 강한 경험적 예측식을 만들기 위한 독립 연구 메모.
Vth, mobility, SS, DIBL을 반복 계산하는 과정을 Python과 Streamlit 기반 인터랙티브 도구로 자동화한 프로젝트 기록.
18-state converter에서 additional-state memory를 사용해 bit circulation과 output logic fan-in을 줄인 설계 기록.
110nm CMOS 기반 4x4 active-matrix pixel array와 CDS, 4-bit ADC, on-chip SRAM readout chain을 통합한 프로젝트 기록.
Selected Works
4x4 active-matrix pixel array in 110nm CMOS, optimized 4T pixel geometry, integrated CDS, and implemented ADC/SRAM readout chain for full-frame acquisition.
8-state binary-coded FSM on Basys3 using primitive gates, D/JK flip-flops, and ripple-counter debounce clocking. Met 50MHz timing with under 220 LUT usage.
18-state converter with additional-state memory to reduce bit circulation and output logic fan-in. Mixed NSL(FCD)+OL/MUX(PLD) layout strategy.
Python Streamlit app automating transfer/output curve analysis and extracting Vth, SS, DIBL with report generation and output characteristic prediction.
Independent research on learning deviations between theoretical current equations and measured I-V data to derive corrected empirical predictive formulations.
Profile
Dongguk University 반도체과학 전공 학부생으로, 광소자와 디스플레이 시스템을 중심으로 공부하고 있습니다.
Cadence 180nm/110nm full-custom flow, mixed-signal 회로 설계, image sensor architecture 구현 경험을 갖고 있습니다.
Python 기반 데이터 자동화와 시각화 워크플로를 만들어 소자 특성 분석을 빠르고 안정적으로 수행합니다.
소개 더 보기Active-Matrix Pixel Arrays and TFT backplane optimization
Display and Sensor Integration for CIS and phototransistor arrays
Device Characterization: Vth, mobility, SS, DIBL automation
Quantum-Dot Optoelectronics and wavelength-selective detection